1.2 数制与码制#

1. 基数、位权的基本概念

   数制是数的表示方法，为了描述数的大小或多少，人们采用进位计数的方法，称为进位计数制，简称数制。组成数制的两个基本要素是进位基数与数位权值，简称基数与位权。 基数：一个数位上可能出现的基本数码的个数，记为 R 。例如，十进制有0、1、2、3、4、5、6、7、8、9共10个数码，则基数R=10。 位权：位权是基数的幂，记为 $R^i$，它与数码在数中的位置有关。例如，十进制数 $137=1*10^2 + 3*10^1 + 7*10^0$ ，其中 $10^2$ $10^1$ $10^0$ 分别为最高位、中间位和最低位的位权。

   $$R(\text{基数})^{i(\text{位权})}$$

2. 不同数制的转换

3. R进制转10进制：

   $$Dec(X) = X_N * R^{N-1} + Xn_1 * R^{N-2} + ... + X_1 * R ^ 0$$

4. 10进制转2进制：

   将该数不断除以2，记录每一次的余数，最后将得到的余数列表倒序

5. 2进制转8、16进制：

   1. 将该数从右到左按不同位数划分（8进制：3；16进制：4）
   2. 查表，逐一替换

   反之同理

6. 码制

7. 二·十进制码

   用 4 位二进制数码表示一位十进制数的代码，称为二-十进制码，简称BCD码(Binary Coded Decimal)。 4 位二进制数有 16 种组合，而表示十进制的 10 个数码只需要 10 种组合，因此，用 4 位二进制码表示一位十进制数的组合方案有许多种，几种常用的 BCD 码如表1.3所示。

   1. 有权码

      有权码的每一位有固定的权值，各组代码的权值相加对应于相应的十进制数。例如8421码、5421码和2421码。8421BCD码是BCD码中最常用的一种代码，其每位的权和自然二进制码相应位的权一致，若要表示十进制数5684，可用 8421BCD码表示为0101 0110 1000 0100，即

      $$(5684)_p =(0101\space0110\space1000\space 0100)_{8421BCD}$$

      如果要使用 5421 码表示，则为

      $$(5684)_p=(1000\space1001\space1011\space0100)_{5421BCD}$$

      其中：

      $$5 \to 5^1 + 4^0 + 2^0 + 1^0 \space$$ $$6 \to 5^1 + 4^0 + 2^0 + 1^1$$

   2. 无权码

      无权码的每一位没有固定的权值,例如余3码、BCD格雷码等。 余3码是在每组 8421BCD 码上加 0011(3) 形成的，若把余3码的每组代码看成4位二进制数，那么每组代码均比相对应的十进制数多3，故称为余3码。 格雷码是一种易校正的代码，其特点是相邻的两组代码只有一位数码不同。按一定的逻辑运算规则可将自然二进制码转换成格雷码。若采用8421BCD码进行转换,得到的格雷码即为BCD格雷码。

      例如，在三位二进制格雷码中：

      十进制	二进制	格雷码
      0	000	000
      1	001	001
      2	010	011
      3	011	010
      4	100	110
      5	101	111
      6	110	101
      7	111	100

8. 奇偶校验码（看 1 的个数，符合则为 0）

   1. 奇校验码：有奇数个 1 时校验位为 0 ，有偶数个 1 时校验位为 1
   2. 偶校验码：有偶数个 1 时校验位为 0 ，有奇数个 1 时校验位为 1

1.3 三种基本逻辑运算#

1. 与运算： $L=A \cdot B$

2. 或运算： $L=A+B$

3. 非运算： $L = \overline A$

4. 常用复合逻辑运算

   

1.4 逻辑代数的基本定理#

1. 逻辑代数的基本定律

   

2. 基本规则

   1. 代入规则：逻辑等式中的任何变量A,如果都用另一逻辑函数Z替代,则等式仍然成立。

   2. 对偶规则：如果将函数表达式中的所有的**与或符号互换，1、0互换，**而原变量及反变量保持不变，并且原运算的顺序保持不变，则可以得到一个新的逻辑函数，称为原函数的对偶函数。若一个等式成立，则其对偶式也一定相等。

   3. 反演规则：由原函数求反函数，称为反演或求反。基本规则是，将原函数表达式中所有的**与或符号互换，1、0互换，原变量换成反变量、反变量换成原变量，**并保持原函数运算的先后顺序不变，即可得到原函数的反函数。

      在应用反演规则时，应该保持原函数运算的先后顺序不变，即应该合理地加上括号，另外，不属于单个变量上的非号应保持不变，否则会出现错误。

1.6 逻辑代数的化简#

1. 代数化简法

   1. 并项法：利用公式 $A + \overline{A} = 1$ 两项合并为一项,消去一个因子。
   2. 吸收法：利用公式 $A + AB = A,\space A + \overline{A}B = A + B, \space AB+\overline{A}C + BC=AB+\overline{A}C$ 消去多余的乘积项或多余的因子。
   3. 添项法：利用公式 $A+A=A,\space A·\overline{A}=0, \space AB+\overline{A}C=AB+\overline{A}C+BC$ 在函数式中重写某一项，以便简化函数表达式。

2. 卡诺图化简法

   1. 最小项定义与性质：

      对于一个 n 变量逻辑函数，若与项 m 包含 n 个变量，每个变量以原变量或反变量的形式出现且仅出现一次，则称与项 m 为此 n 变量逻辑函数的一个最小项。

      在逻辑函数的真值表中，输入变量的每一种组合都和一个最小项相对应。例如，含有变量A、B的两变量逻辑函数，对应的最小项是 $A \cdot B,\space \overline{A} \cdot B,\space A \cdot \overline{B},\space \overline{A} \cdot \overline{B}$ 共有4个，即 $2^2=4$ 。三变量逻辑函数 L(A,B,C) 对应的最小项共有 8 个，即 $2^3=8$。以此类推可知， n 变量逻辑函数的最小项应为 $2^n$ 个。 最小项具有下述重要性质： (1) 对输入变量的任何一个取值组合，有且只有一个最小项的值为1; (2) 全体最小项之和为1; (3) 任何两个不同的最小项之积为0。

   2. 最小项表达式：

      最小项表达式的定义：对于一个与或表达式，如果其中每个与项都是该逻辑函数的一个最小项，则称此与或表达式为该逻辑函数的最小项表达式。 确定最小项表达式的方法：对于给定的逻辑函数，利用逻辑代数的基本定理，一般可通过去非号、去括号、配项等步骤求出其最小项表达式。

   3. 用卡诺图表示逻辑函数：

      用卡诺图表示给定的逻辑函数，其一般步骤是：求该逻辑函数的最小项表达式；作与其逻辑函数的变量个数相对应的卡诺图（写行或列时的数值顺序： $00 \to 01 \to 11 \to 10$）；然后在卡诺图上将这些最小项对应的小方块中填入1（ $A=1,\space \overline{A} = 0$ ），在其余的小方格填入0，即可得到表示该逻辑函数的卡诺图。也就是说，任何一个逻辑函数都等于它的卡诺图中填1的那些小方块所对应的最小项之和。

   4. 用卡诺图化简逻辑函数：

      逻辑函数的卡诺图化简法，是根据其几何位置相邻与逻辑相邻一致的特点，在卡诺图中直观地找到具有逻辑相邻性的最小项进行合并，消去不同因子。

      卡诺图化简逻辑函数的一般步骤： (1) 求所给逻辑函数的最小项表达式; (2) 画出表示该逻辑函数的卡诺图; (3) 按照合并规律合并最小项; (4) 求化简后的与或表达式。

      画卡诺圈的规则： (1) 卡诺圈包围的小方格数为 $2^n$ 个 (n=0,1,2,…)，圈内的小方格必须满足相邻关系。 (2) 卡诺圈包围的小方格数(圈内变量)应尽可能地多，化简消去的变量就多；卡诺圈的个数尽可能地少，则化简结果中的与项个数就少。 (3) 允许重复圈小方格，但每个卡诺圈内至少应有一个新的小方格。

   

   

   e. 无关项的应用：

   一般地讲，在分析某些具体的逻辑函数时，当遇到输入变量的取值组合不是任意的，其中某些取值组合不允许出现,或者说输入变量的取值组合受到一定的制约。这种逻辑函数称为具有约束的逻辑函数，不允许出现的最小项，称为约束项。 有时还会遇到另外一种情况，即对于输入变量的某些取值组合，逻辑函数的输出值可以是任意的(0或者1)，或者这些变量的取值组合根本就不会出现，这些变量取值组合对应的最小项称为任意项。

   约束项和任意项统称为无关项。在化简具有无关项的逻辑函数时，根据无关项的随意性(即它的值可取1，也可取0，并不影响函数原有的实际逻辑功能)，对有助于逻辑函数化简的无关项可以认为它取1(但不允许直接在对应的小方块内填写1)，否则取0，从而能得到更简单的化简结果。

   利用无关项化简逻辑函数时，仅将对化简有利的无关项圈进卡诺圈，对化简没有帮助的项就不要圈进来。

   

   其中， $\sum{m}$ 为最小项位置， $\sum{d}$ 为无关项位置

3.2 组合逻辑电路的分析方法#

组合逻辑电路分析，就是根据已知的逻辑电路图，分析确定其逻辑功能的过程。分析过程一般按下列步骤进行。

1. 写出逻辑函数表达式。根据已知的逻辑电路图，从输入到输出逐级写出逻辑电路的逻辑函数表达式。
2. 化简逻辑函数表达式。一般情况下，由逻辑电路图写出的逻辑表达式不是最简与或表达式，因此需要对逻辑函数表达式进行化简或者变换，以便用最简与或表达式来表示逻辑函数。
3. 列写真值表。根据逻辑表达式列出反映输入输出逻辑变量相互关系的真值表。
4. 分析并用文字概括出电路的逻辑功能。根据逻辑真值表，分析并确定逻辑电路所实现的逻辑功能。

3.3 组合逻辑电路设计的一般方法#

组合逻辑电路的设计是其分析的逆过程。设计问题的已知条件是给出了欲实现的逻辑功能，设计的目的是确定实现所给逻辑功能的组合逻辑电路。 组合逻辑电路设计的基本步骤如下。

1. 列写真值表。 分析欲实现的逻辑功能的因果关系，把引起事件的原因作为输入逻辑变量,把事件的结果作为输出逻辑变量，并把输入输出变量分别用字母表示，每个输入变量可以取值 1 或者 0 ，根据输入输出的因果关系列出真值表。
2. 写出逻辑函数表达式。 依据已经列出的真值表写出逻辑函数表达式。（用最小项组成的多项式时，只需撰写输出为 1 的情况）
3. 简化或变换逻辑函数表达式。（卡诺图化简法）
4. 画出逻辑电路图。 根据化简或变换后的逻辑函数表达式以及所选用的逻辑器件画出逻辑电路图。在工程实际中,一般还应标出所选择的器件型号。

3.4 编码器和译码器#

3.5 数据分配器与数据选择器#

3.6 算术运算电路#

1. 半加器

   定义：不考虑来自地位的进位而将两个一位二进制数相加，称作半加。实现半加运算的逻辑电路称为半加器。

   结构：输入 A B ；输出 S C ，S 为相加结果，C为进位

2. 全加器：

   定义：不仅考虑两个一位二进制数相加，而且考虑来自低位的进位的加法运算称作全加。实现全加运算的逻辑电路叫作全加器。

   

   说明：

   • $Ai \space B_i \space$为加数和被加数， $C_{i-1}$为低位的进位， $S_i$ 为本位和， $C_i$ 为进位

3.8 组合逻辑电路中的竞争-冒险#

4.1 概述#

触发器 是数字电路中最基本的时序逻辑元件 ，用于存储1位二进制信息（0或1）。它具有两个稳定状态，可以在外部信号控制下从一个状态切换到另一个状态。

触发器的基本电路由门电路引入适当的反馈构成。根据电路结构形式不同，可以将触发器分为基本RS触发器、同步触发器、主从触发器、边沿触发器等。不同的电路结构在状态变化过程中具有不同的动作特点，掌握其动作特点对于正确使用这些触发器是十分必要的。 由于控制方式不同(即信号的输入方式以及触发器状态随输入信号变化的规律不同)，触发器按逻辑功能的不同又可分为RS触发器、D触发器、JK触发器、T触发器等几种类型。

4.2 触发器的电路结构与工作原理#

4.3 触发器的逻辑功能及其描述方法#

4.4 触发器的脉冲工作特性#

触发器是构成时序逻辑电路的基本单元电路，掌握触发器的逻辑功能和动作特点是正确使用触发器的必要条件，但不是充分条件。触发器的逻辑功能描述了其静态特性，触发器的动作特点体现了其结构特点,这两方面属于触发器本身的特性。触发器的正常工作离不开外部输入信号，为了保证触发器可靠工作，对输入信号的特性提出了一定的要求，这些要求通过触发器的有关动态参数来规范。这些参数包括传输延迟时间、建立时间、保持时间、最大时钟频率等。

5.3 寄存器#

5.4 计数器#

计数器是用于对输入时钟脉冲进行计数的时序逻辑基本单元电路。 如果按计数器电路中各个触发器的动作是否同步划分，可分为同步计数器和异步计数器。 如果按计数过程增减趋势划分，可分为加法计数器(对CP脉冲递增计数)、减法计数器(对CP脉冲递减计数)和可逆计数器(可控制进行加或减计数)。 如果按计数器进位规律来划分，可分为二进制计数器、十进制计数器、任意进制计数器。 计数器的分类及名称归纳如图5.20所示。

计数器的基本功能是对输入脉冲进行计数，但也可以用来实现分频、定时等。

5.5 顺序脉冲发生器与序列信号发生器#

6.1 概述#

1. 半导体存储器的分类

   1. 按制造工艺分类：可分为双极型存储器和MOS型存储器两类。 双极型存储器是以双极型触发器为存储单元，具有工作速度快、功耗大等特点。主要用于对速度要求较高的场合，例如计算机的高速缓冲存储器。

      MOS 型存储器以 MOS 触发器或电荷存储结构为存储单元,具有工艺简单、集成度高、功耗低、成本低等特点。

   2. 按数据存取方式分类：可分为只读存储器(ROM)和随机存取存储器(RAM)两大类。

      • 只读存储器(ROM)

        在正常工作时，只能从存储器的单元中读出数据，不能写入数据。存储器中的数据是在存储器生产时确定的，或事先用专门的写入装置写入的。ROM 中存 储的数据可以长期保持不变，即使断电也不会丢失数据。它的不足之处是只适用于存储固定数据的场合。 根据数据写入的方式,只读存储器又可分为以下几种。 (1) 掩模只读存储器(ROM)，即存储器中的数据由生产厂家一次写入，且只能读出，不能改写。 (2) 可编程只读存储器(PROM)，即存储器中的数据由用户通过特殊写入器写入，但只能写一次，写入后无法再改变。 (3) 可擦除只读存储器(EPROM和E2PROM)，即写入的数据可以擦除。因此，可以多次改写其中存储的数据。两者的不同之处是：

        • EPROM是用紫外线擦除存入的数据，其结构简单,编程可靠，但擦除操作复杂，速度慢；
        • E2PROM是用电擦除存入的数据，擦除速度较快，但改写字节则必须在擦除该字节后才能进行，擦/写过程约为10~15ms，当进行在线修改程序时，这个延时很明显。另外，E2PROM的集成度不够高，并且一个字节可擦写的次数限制在10 000次左右。

        (4) 快闪存储器，这是新一代电信号擦除的可编程ROM，它既吸收了 EPROM结构简单、编程可靠的优点，又保留了E2PROM擦除快的优点，而且具有集成度高、容量大、成本低等优点。

      • 随机存取存储器(RAM)

        在正常工作时，可以随时写入(存入)或读出(取出)数据，但断电后,器件中存储的信息也随之消失。 按照存储单元的结构，随机存储器又可分为以下几种。

        (1) 动态随机存储器(DRAM)。DRAM的存储单元电路简单，集成度高,价格便宜，但需要刷新电路。因为它是利用电容存储信息的，电容的漏电会导致信息丢失。因此，要求定时刷新(即定时对电容充电)。 (2) 静态随机存储器(SRAM)。SRAM 存储单元的电路结构复杂，集成度较低，但读写速度快，且不需要刷新电路，使用简单。SRAM的存储单元是触发器，在不失电的情况下，触发器的状态不改变。SRAM主要用于高速缓冲存储器方面。

2. 存储器的存储容量

存储容量是指存储器能够存放数据的多少,即存储单元的总数。

存储容量的计算公式为:

例如，一个存储器能存放256个数据，每一个数据有8位，则该存储容量为：256x 8b=2048b 存储器也可以用存储一个字节(B)为最小存储单元，它由8个存放一位二值数据(0或1)的基本存储单元组成，即256×8b=256B。 存储容量也可以用如下的几种形式表示：256×8b, 1K×4b, 4Mx1b；注意此处 K 代表 $2^{10}$，M 代表 $2^{20}$，是一种习惯约定。

6.2 只读存储器#

ROM的类型比较多，各种ROM的主要区别在于存储单元的结构不同，但其电路结构的整体组成具有共同特点。

1. 电路结构

   ROM的电路结构可概括为三部分，即地址译码器、存储矩阵、输出缓冲器。ROM的通用电路结构框图如图 6.4 所示。

   

   地址译码器的作用是对输入地址代码进行译码，针对每一组输入地址代码输出唯一的地址选择信号，确定被选中的数据在存储矩阵中的位置，并将其中的数据送至输出缓冲器，为下一步操作做好准备。地址译码器的电路组成一般是与门阵列。 存储矩阵的作用是存储数据，它是存储器的核心。存储矩阵由许多存储单元排列而成，存储元件可以是二极管、双极性三极管、场效应管等，每个存储单元存放一位二进制代码(0或1)。 输出缓冲器的作用是提高带负载能力，引入三态控制，以便与数据总线连接或隔离。

6.3 随机存储器#

随机存储器也叫随机读/写存储器，简称RAM。在正常工作时，可以随时从任何一个指定的地址写入(存入)或读出(取出)信息。RAM最大的优点是读写方便，但有信息容易丢失的缺点，一旦电源关断，所存储的信息就会随之消失，不利于长期保存。根据存储单元的不同，RAM 可分为静态 RAM 和动态 RAM 。

1. RAM的结构

   随机存储器 RAM 的结构与 ROM 类似，仍然是由地址译码器、存储矩阵(又称为存储阵列)和读写控制电路组成，如图6.16所示。

   

   1. 存储矩阵 存储矩阵是由大量的基本存储单元组成，每个存储单元可以存储一位二进制数码(1或0)。与ROM存储单元不同的是，RAM存储单元的数据不是预先固定的，而是取决于外部输入的信息。要存得住这些信息，RAM存储单元必须由具有记忆功能的电路构成。
   2. 地址译码器 一组地址码对应着一条选择线 $W_i$ 。为了区别各个不同的字，将存放同一个字的存储单元编为一组，并赋予一个号码，即地址。故字单元也称为地址单元。 存储阵列中的存储单元编址方式有两种，一种是单译码地址方式，适用于小容量的存储器；另一种是双译码地址方式，适用于大容量存储器。 单译码地址方式中，RAM 内部字线 $W_i$ 选择的是一个字的所有位。由于n个地址输入的 RAM 具有 $2^n$ 个字,所以应有 $2^n$ 根字线。
   3. 读写控制器 读写控制电路用于对电路的工作状态进行控制。当地址译码器选中相应的存储阵列中的某个基本单元后,该基本存储单元的输出端与 RAM 内部数据线 $D、\space\overline{D}$ 直接相连。是读出该基本存储单元中存储的信息，还是将外部信息写入到该基本存储单元中，则由读/写控制电路的工作状态决定。可采用高电平或者低电平作为读/写的控制信号，R/W 为读/写控制输入端。

2. 静态RAM存储单元(SRAM)

   静态存储单元是在触发器的基础上附加门控电路而构成的。因此，它是靠触发器的记忆功能存储数据的。

   由于SRAM的存储单元由触发器构成，因此，只要不失电，数据就不会丢失。

   静态RAM的存储单元所用的管子数目较多，功耗较大、集成度受到限制。为了克服这些缺点，人们研制出了动态RAM(DRAM)。

3. 动态RAM的存储单元(DRAM)

   动态RAM存储数据的原理是基于MOS管栅极电容存储电荷效应。由于漏电流的存在，电容上存储的数据(电荷)不能长久保存，必须定期给电容补充电荷，以避免存储数据的丢失，这种操作称为再生刷新。 早期采用的动态存储单元多为四管电路或三管电路。这两种电路的优点是，外围控制电路比较简单，读出信号也比较大，缺点是电路结构仍不够简单，不利于提高集成度。

   在实际的存储器电路中，位线上总是同时接有很多存储单元，使得 $C_B$ 远大于 Cs ，使得位线上读出的电压信号很小。因此，需要在DRAM中设置灵敏的读出放大器，将读出信号放大，另外，读出后Cs上的电荷也会减少很多，使其所存储的数据被破坏，必须进行刷新操作，恢复存储单元中原来存储的信号，以保证其存储信息不会丢失。 虽然，它的外围控制电路比较复杂，但由于在提高集成度上所具有的优势，使它成为目前所有大容量的DRAM首选的存储单元。

8.2 数/模转换电路#

1. 衡量A/D转换器和D/A转换器的性能优劣的主要指标

   1. 转换精度：

      包括分辨率和转换误差两个指标。

   • 分辨率表示 D/A 转换器理论上可以达到的精度。输入数字量的位数越多，输出模拟量分成的等级数越多，分辨率也就越高，计算公式: $\text{分辨率}=\frac{U_{LSB}}{U_m}=\frac1{2^n-1}$ （ $U_{LSB}$ 最小输出电压、 $U_m$ 最大输出电压，n为转换器位数）

     • 转换误差反映了实际的 D/A 转换器的特性与理想转换特性之间的最大偏差，一般采用$U_{LSB}$ 最小输出电压的倍数表示

     除此之外还有比例系数误差和失调误差，非线性误差

   2. 转换速度：

      当 D/A 转换器输入的数字量发生变化时，输出的模拟量并不是立即就能达到所对应的数值，它需要经过一段时间。为此通常用建立时间和转换速率这两个参数来描述 D/A 转换器的转换速度。

      建立时间 $t_{set}$ 是指输入数字量变化时，输出模拟电压变化达到相应稳定值所需要的时间。一般用 D/A 转换器输入的数字量从全0变为全1时，输出电压达到规定的误差范围(±LSB/2)时所需时间表示。D/A转换器的建立时间较快，单片集成 D/A 转换器建立时间最短可达 0.1μs 以内。 转换速率SR用大信号工作状态下，模拟电压的变化率表示。一般集成 D/A 转换器在不包含外接参考电压源和运算放大器时，转换速率比较高。实际应用中，要实现快速D/A转换不仅要求有较高的转换速率，而且还应选用转换速率较高的集成运算放大器与之配合使用才行。